Микроэлектроника/Создание библиотеки для синтеза в LeonardoSpectrum: различия между версиями

Таким образом, управление буферизацией связей в схеме осуществляется по трем механизмам. В создаваемой библиотеке можно задействовать все из них или только один в зависимости от ситуации (необходимости). Однако, как показывает опыт работы, лучше задавать только один из параметров (емкость, ток, суммарная задержка), так как программе синтеза задание многих (жестких) ограничений затрудняет работу. Наиболее удобным ограничивающим разветвление схемы параметром является max_transition.

 

''а)'' – входной сигнал; ''б)'' выход неинвертирующего элемента; ''в)'' выход инвертирующего элемента]]

*<tt>PROP = (rise_delay, fall_delay)</tt> – параметр задает значение собственной задержки логического элемента. Параметр определяется по переходной характеристике (рис. 2), при отключенной внешней нагрузке – к выходу логического элемента не подключена внешняя емкостная нагрузка. Данный параметр соответствует слагаемому DINTRINSIC в модели (1.1) вычисления задержки. Различают задержку при переходе выхода из 0 в 1 (rise_delay) и из 1 в 0 (fall_delay), что обусловлено несимметричностью схемы выходного каскада логического элемента, т. е. выходная емкость перезаряжается до уровня логического 0 и 1 через разные пути. Например, на рис. 1 показана схема ТТЛ-элемента И-НЕ. Выход этой схемы заряжается до уровня питания (логической 1) через резистор R01, а до уровня земли (логический 0) через открытый npn-транзистор, эквивалентное сопротивление которого (R10) может быть более чем в десять раз меньше сопротивления R01. Следовательно, скорость (время) переключения выхода из 0 в 1 и из 1 в 0 будут отличаться.

*<tt>DRIVE = (rise_drive, fall_drive)</tt> – параметр задает эквивалентное сопротивление выхода логического элемента. Оно различается для положительного (rise_drive, переход из 0 в 1) и отрицательного (fall_drive, переход из 1 в 0) фронтов выходного сигнала: на рис. 1 параметр обозначен как R01 и R10 соответственно. Резистор R10 не является частью схемы (нарисован пунктиром), а показывает сопротивление, эквивалентное сопротивлению выходного транзистора VT2.

 

*<tt>SETUP = (setup_rise, setup_fall)</tt> – параметр задает время предустановки сигнала относительно синхросигнала. Задается для входа данных в триггерах, рис. 3. Также различают для положительного и отрицательного фронтов сигнала данных D.