Викиучебник

SiLab С8051F34x datasheet: различия между версиями

Интерактивная навигация по истории
← Предыдущая правкаСледующая правка →
Содержимое удалено Содержимое добавлено
ВизуальныйВики-текст
орфография
Строка 430:
 
<span title="The MCU system controller core is the CIP-51 microcontroller. The CIP-51 is fully compatible with the MCS-51™ instruction set; standard 803x/805x assemblers and compilers can be used to develop software. The MCU family has a superset of all the peripherals included with a standard 8051. Included are four 16-bit counter/timers (see description in Section 21), an enhanced full-duplex UART (see description in Section 18), an Enhanced SPI (see description in Section 20), 256 bytes of internal RAM, 128 byte Special Function Register (SFR) address space (Section 9.2.6), and 25 Port I/O (see description in Section 15). The CIP-51 also includes on-chip debug hardware (see description in Section 23), and interfaces directly with the analog and digital subsystems providing a complete data acquisition or control-system solution in a single integrated circuit.">
Ядро микропроцессорного устройства управления (microprocessor control unit, MCU) представляет из себясобой микроконтроллер архитектуры CIP-51. Стандарт CIP-51 полностью совместим с набором инструкций MCS-51™; допускается использование стандартных 803x/805x ассемблеров и компиляторов для разработки программного обеспечения. Данное семейство микроконтроллеров включает расширенный набор всех периферийных элементов предусмотренных стандартом 8051. Включая четыре шестнадцатибитных счетчика/таймера, улучшенный полнодуплексный универсальный асинхронный приёмопередатчик, УАПП (Universal Asynchronous Receiver/Transmitter, UART), улучшенный последовательный синхронный периферийный интерфейс (serial peripheral interface, SPI), 256 байт внутренней оперативной памяти, 128 байт адресного пространства специальных регистров (Special Function Register, SFR), 25 портов ввода/вывода. CIP-51 также включает встроенное отладочное устройство, и прямые интерфейсы аналоговых и цифровых подсистем для обеспечения возможности сбора информации или контролирования состояния системы на базе одно устройства.
</span>
 
Строка 666:
| DPH
| <span title="The DPH register is the high byte of the 16-bit DPTR. DPTR is used to access indirectly addressed memory.">
Старший байт указателя данных. Регистр DPL представляет из себясобой старший байт 16-ти битного регистра DPTR. DPTR используется для непрямого доступа к памяти.</span> См. также регистр DPL.
| C8051F340.h
|-
Строка 672:
| DPL
| <span title="The DPL register is the low byte of the 16-bit DPTR. DPTR is used to access indirectly addressed memory.">
Младший байт указателя данных. Регистр DPL представляет из себясобой младший байт 16-ти битного регистра DPTR. DPTR используется для непрямого доступа к памяти.</span> См. также регистр DPH.
| C8051F340.h
|-
Строка 2256:
 
<span title="Timer 2 is a 16-bit timer formed by two 8-bit SFRs: TMR2L (low byte) and TMR2H (high byte). Timer 2 may operate in 16-bit auto-reload mode, (split) 8-bit auto-reload mode, USB Start-of-Frame (SOF) capture mode, or Low-Frequency Oscillator (LFO) Falling Edge capture mode. The Timer 2 operation mode is defined by the T2SPLIT (TMR2CN.3), T2CE (TMR2CN.4) bits, and T2CSS (TMR2CN.1) bits.">
<tt>Timer 2</tt> представляет из себясобой 16-битный таймер образованный двумя 8-битными регистрами специального назначения (SFR): <tt>TMR2L</tt> (младший байт) и <tt>TMR2H</tt> (старший байт). <tt>Timer 2</tt> может работать в 16-битном режиме с автоматическим сбросом, 8-битном (разделенном) режиме с автоматическим сбросом, режиме детектирования кадра USB (USB Start-of-Frame, SOF), или в режиме детектирования отрицательного перепада низкочастотного осциллятора (Low-Frequency Oscillator, LFO). Режим работы таймера <tt>Timer 2</tt> определяется битами <tt>T2SPLIT (TMR2CN.3), T2CE (TMR2CN.4)</tt> и <tt>T2CSS (TMR2CN.1)</tt>.
</span>
 
Источник — https://ru.wikibooks.org/wiki/SiLab_С8051F34x_datasheet