Xilinx WebPACK ISE: различия между версиями
Содержимое удалено Содержимое добавлено
Fobos2k (обсуждение | вклад) |
Fobos2k (обсуждение | вклад) |
||
Строка 15:
Программистская модель вычислителя. Виртуальный процессорный элемент. Верхний уровень программистской модели вычислителя. Симулятор ''VHDL''.
Программирование для синтеза. Ограничения при программировании для синтеза [10
=== Изучение ПЛИС с архитектурой ''FPGA'' ===
| |||